XC17256EPCG20C als Konfigurationsspeicher fuer ein FPGA-Design

XC17256EPCG20C wirkt wie ein kleines Speicherbauteil, entscheidet aber, ob das FPGA mit dem freigegebenen Design startet.

Die Auswahl muss Konfigurationsmodus, volle Bestellnummer, Gehaeuse, Programmierung, Reset und Fertigungstest abdecken.

Mit der Konfigurationsaufgabe beginnen

Der Baustein speichert den FPGA-Bitstream und liefert ihn beim Einschalten ueber den passenden seriellen Pfad.

Pruefen Sie Bitstream-Groesse, FPGA-Familie, Modus, Toolfluss und ob die Programmierung einmalig ist.

Volle Suffixangabe pruefen

Die Freigabe sollte mit der kompletten Nummer XC17256EPCG20C arbeiten, nicht mit einer gekuerzten Familienangabe.

Gehaeuse, Temperaturbereich, Pinbelegung, Orientierung und Programmierzustand koennen die Freigabe aendern.

Modus und Taktrichtung festlegen

Im Master-Serial-Fall liefert das FPGA den Takt, im Slave-Serial-Fall kommt er von einer externen Quelle.

Reset, Enable, Datenleitung und Pull-Zustaende muessen im Schaltplan eindeutig sein.

Kapazitaet am Bitstream messen

Die Speichergroesse wird gegen die echte Ausgabedatei des Tools geprueft.

Debug-Kerne, Kompression, Sicherheit und spaete Logik koennen die Datei veraendern.

Programmierprozess in die Stueckliste aufnehmen

Datei, Pruefsumme, Programmiersetup, Kennzeichnung, Vorrichtung und Reparaturweg gehoeren zur Freigabe.

Sonst koennen zwei Leiterplatten mit gleicher Stueckliste unterschiedliche Logik enthalten.

Abschliessende Pruefung

Vor Freigabe pruefen: Bitstream, Modus, volle Suffixangabe, Spannung, Gehaeuse, Reset, Takt, Programmierzugang, Entkopplung und Ersatzgrenze.

Der Baustein passt, wenn der FPGA-Startpfad messbar, rueckverfolgbar und beschaffbar bleibt.